《数字电路与逻辑设计》教学大纲

课程编号：

课程名称：数字电路与逻辑设计      英文名称：Digital Circuits and Logical Design

学分/学时：3/48                    课程性质：学科基础课

适用专业：通信工程、信息工程、空间信息与数字技术

建议开设学期：第三学期            

先修课程：大学物理、计算机导论与程序设计、微处理器系统与应用

开课单位：通信工程学院

一、课程的教学目标与任务

本课程是通信工程、信息工程、空间信息与数字技术专业必修的一门专业基础课。

本课程的教学目标：设置本课程是为了让学生掌握数字电路与逻辑设计的基本概念、基本原理和设计方法。掌握组合逻辑电路分析及设计方法；了解异步时序逻辑电路的分析与设计方法；掌握同步时序电路的分析及设计方法；掌握存储器及可编程器件原理、掌握数字系统常规器件的设计方法。通过课程内容的学习，能够深刻地理解信息处理流程及其相应的工程描述和实现方法；能够设计片上微处理器系统。本课程对学生达到如下毕业要求有贡献：

1.  能够将数学、自然科学、工程基础和专业知识用于解决复杂工程问题。

2.  能够应用数学、自然科学和工程科学的基本原理，识别、表达、并通过文献研究分析复杂工程问题，以获得有效结论。

3.  能够设计针对复杂工程问题的解决方案，设计满足特定需求的系统、单元或工艺流程，并能够在设计环节中体现创新意识，考虑社会、健康、安全、法律、文化以及环境等因素。

4.  能够针对复杂工程问题，开发、选择与使用恰当的技术、资源、现代工程工具和信息技术工具，包括对复杂工程问题的预测与模拟，并能够理解其局限性。

5.  能在团队中承担个体、团队成员以及负责人的角色。

6.  能够就复杂工程问题与业界同行及社会公众进行有效沟通和交流，包括撰写报告和设计文档、陈述发言、清晰表达或回应指令。并具备一定的国际视野，能够在跨文化背景下进行沟通和交流。

7. 具有自主学习和终身学习的意识，有不断学习和适应发展的能力。

本课程的教学要求：

完成课程后，学生将具备以下能力：

1.  掌握数字电路与逻辑设计的基本知识、基本原理和设计方法。

2.  对数字系统进行分析、设计、实验、仿真评估和工程实现的能力。

3.  在解决工程问题中，能有效的选择及使用现代工具。

4.  掌握文献检索、资料查询以及运用现代信息技术获取相关信息的基本方法。

5.  在团队中有效工作并具有书面报告和口头报告有效沟通的能力。

6.  以本课程所授的知识为基础，具备不断更新知识的能力。

本课程的性质：本课程是工程性较强的一门课程，在实施过程中理论教学和实践教学并重，理论课40学时，线上课程8学时，是每位选课学生必须完成的。

二、课程具体内容及基本要求

（一）数字逻辑电路概述（线下8学时+线上3学时）

内容：数字系统结构与信息处理流程、布尔代数与逻辑门、逻辑函数描述、逻辑电路及硬件描述。

1. 基本要求

1）掌握数字系统结构。

2）熟悉信息处理流程的实现。

3）掌握布尔代数的基本运算。

4）掌握基本逻辑门实现结构及其基本电路应用。

5）掌握逻辑门电气特性及三态门的主要特点和应用。

6）掌握逻辑函数描述几种形式之间的转换及应用。

7）掌握逻辑电路分类与结构框架。

8）掌握硬件描述语言Verilog HDL。

2. 重点、难点

重点：数字系统结构、信息处理流程的实现、基本逻辑门实现结构及其基本电路应用、逻辑门电气特性和三态门的主要特点和应用、逻辑函数描述几种形式之间的转换及应用、Verilog HDL硬件描述语言。

难点：数字系统结构、信息处理流程的实现、三态门的主要特点和应用、Verilog HDL硬件描述语言。

（二）组合逻辑电路（线下4学时+线上1学时）

内容：组合逻辑电路的分析和设计方法。

1. 基本要求

1）掌握组合逻辑电路基本框架。

2）掌握组合逻辑电路的分析方法和设计方法。

3）掌握组合逻辑电路常用模块（编/译码器、数码管译码器、数据选择/分配器、加法器、比较器）的逻辑功能、结构、描述和应用。

4）熟悉组合逻辑电路中的竞争与冒险现象及消除方法。

2. 重点、难点

重点：组合逻辑电路的分析方法和设计方法、组合逻辑电路常用模块的逻辑功能、结构、描述和应用。

难点：组合逻辑电路的分析方法和设计方法。

（三）时序逻辑电路（线下6学时+线上2学时）

内容：触发器的工作原理、功能描述及应用、时序逻辑电路的分析与设计方法、计数器及其基本应用。

1. 基本要求

1）掌握RS触发器的逻辑功能、描述方法及应用。

2）掌握D触发器的逻辑功能、描述方法及应用。

3）掌握由触发器构成寄存器、移位寄存器的实现方法及其应用。

4）掌握时序逻辑电路的基本结构与类型、功能描述方法。

5）掌握基于D触发器和Verilog HDL硬件描述语言的同步时序逻辑电路的分析与设计方法。

6）了解异步时序逻辑电路的分析与设计方法。

7）掌握计数器及其基本应用：计数器、分频器、序列发生器、序列检测器。

2.重点、难点

重点：D触发器及应用、同步时序逻辑电路的分析与设计方法、计数器及其基本应用。

难点：寄存器及移位寄存器、异步时序逻辑电路的分析与设计方法、计数器的基本应用。

（四）数据转换与存储（线下2学时+线上2学时）

内容：A/D和D/A转换器的基本原理、存储器的结构、种类、原理、可编程逻辑器件及LUT。

1. 基本要求

1）了解A/D和D/A转换器的基本原理。

2）熟悉A/D和D/A应用指标。

3）掌握存储器的结构、种类、原理、扩展及应用。

4）掌握利用ROM实现组合逻辑功能的设计方法及应用。

5）掌握可编程逻辑器件及LUT基本原理。

2. 重点、难点

重点：存储器的原理、扩展及应用、ROM实现组合逻辑功能的设计方法及应用、可编程逻辑器件及LUT。

难点：ROM实现组合逻辑功能的设计方法及应用、可编程逻辑器件及LUT。

（五）数字系统设计（20学时）

内容：设计简单微处理器系统中的部件电路。

1. 基本要求

1）可编程逻辑器件算术运算单元（ALU）设计。

2）可编程逻辑器件控制单元设计。

3）可编程逻辑器件指令设计。

4）数字系统总线电路设计。

5）存储系统与外设接口电路设计。

6）通用输入输出口电路设计。

7）定时器电路设计。

8）异步串行通信器电路设计。

9）中断控制器电路设计。

10）片上系统构架与实践。

2. 重点、难点

重点：CPU结构与设计、CPU指令与程序设计、总线、存储器扩容、输入输出部件电路。

难点：CPU及输入输出设备电路设计实现。

三、教学安排及方式

总学时 48 学时，其中：线下 40 学时，线上8学时。

四、本课程对培养学生能力和素质的贡献点

本课程是通信与信息领域的专业基础课之一，对培养学生能力和素质、对毕业要求各指标点的达成主要贡献如下：

五、考核及成绩评定方式

最终成绩由平时考核成绩、实践成绩和期末成绩组合而成。各部分所占比例如下：

平时考核成绩：20%。主要考核对每阶段课程知识点的学习、理解和掌握程度，主要依据有课堂情况、作业情况和平时考察情况。

实践成绩：40%。主要考核理论联系实际的能力，学生在仿真系统上设计实现微处理器系统电路，并结合其它课程知识实现一定功能。

期末考试成绩：40%。主要考核对知识的综合应用分析和设计能力。书面考试形式。

注：各部分比例仅是课程教学过程的一个参考，每年可以根据教学情况可以进行适当地调整。

六、教材及参考书目

教材：

《数字逻辑电路基础》陈彦辉、冯毛官、胡力山编著，西安：西安电子科技大学出版社，2014年

参考书目：

1.《数字电子技术基础》（第二版）杨颂华等编著，西安：西安电子科技大学出版社，2009年；

2.《可编程逻辑器件原理、开发与应用》赵曙光主编，西安：西安电子科技大学出版社，2011年；

3.《Verilog HDL数字设计与综合》（第二版）帕尔尼卡（Samir Palnitkar）著，夏宇闻译，北京：电子工业出版社，2013年。

七、说明

（一）与相关课程的分工衔接

本课程主要为学生讲授数字电路与逻辑设计的基本理论和片上微处理器系统原理与设计方法，需要先修的课程有大学物理、计算机导论与程序设计、微处理器系统与应用等基础课程，后续课程有《微控制系统项目设计》等。

（二）其他说明

    无

（执笔人：许卫东     审核人：陈彦辉）

2019年 3 月 11 日